MAX+PLUsⅡ能做什么? 在一个独立的环境下运行 设计输入 设计编译 验证和编程 准EDA EDIF 标准的EDA LPM 设计输入 Verilog设计验证方式: 及其他 agence VHDL Mentor Graphics Mentor Graphics OrCAD MAX+PLUS∥编译器 Miewlogic Mewlogic 其他输入方式 设计规则检查 其他方式 定时仿真 设计输入 工为逻辑综合 △ 多装入器件 文本设计输入 功能仿真 (AHDL, VHDL, Verilog HDL) 多多器件划分 皮形设计输入 Design Entry 自动错误定位 画 多器件仿真 定时分析 设计输入 定时驱动编译 版图 冾肥学院电子信息与电气程谭敏 2004.9合肥学院 电子信息与电气工程 谭敏 2004.9 6 MAX+PLUS II 能做什么? • 在一个独立的环境下运行 设计输入 设计编译 验证和编程 EDIF LPM 及其他 EDIF Verilog VHDL SDF 标准 EDA 设计输入: 标准的 EDA 设计验证方式: Cadence Mentor Graphics Logic Modelling Synopsys Viewlogic 其他方式 Cadence Mentor Graphics OrCAD Synopsys Viewlogic 其他输入方式 MAX+PLUS II 编译器 图形 设计输入 文本设计输入 (AHDL, VHDL, Verilog HDL) 波形设计输入 Design Entry 分层 设计输入 版图 编辑 设计规则检查 逻辑综合 装入器件 多多器件划分 自动错误定位 定时驱动编译 定时仿真 功能仿真 多器件仿真 定时分析 器件编程