高速PCB设计指南 工程师充分交流。许多芯片分销商对提供高质量的布板建议有严格的时间限制。有时,他们 提供的解决方案对于使用该器件的“一级客户”是可行的。在信号完整性(SI)设计领域,新器 件的信号完整性设计特别重要。根据分销商的基本指南并与封装中每条电源和接地引脚的特 定要求相结合,就可以开始对集成了DSP和微处理器的OC48卡布局布线。 高频模拟部分的位置和布线确定后,就可以按照框图中所示的分组方法放置其余的数字 电路。要注意仔细设计下列电路:对模拟信号灵敏度高的CP中PLL电源滤波电路的位置 本地CPU内核电压调整器:用于“数字”微处理器的参考电压电路 数字布线的电气和制造准则规范此时才可以恰当地应用到设计之中。前述对高速数字总 线和时钟信号的信号完整性的设计,揭示出一些对处理器总线、平衡Ts及某些时钟信号布 线的时滞匹配的特殊布线拓扑要求。但是你或许不知道,也有人提出更新的建议,即增加若 干端接电阻 在解决问题的过程中,布板阶段做一些调整是当然的事。但是,在开始布线之前,很重 要的一步是按照布局方案验证数字部分的时序。此时此刻,对板卡进行完整 DEM/DET布局 复查将有助于确保该卡满足客户的需要 四、OC48卡的数字布线 对于数字器件电源线和混合信号DSP的数字部分,数字布线要从SMD出路图( escape atterns开始。要采用装配工艺允许的最短和最宽的印制线。对于高频器件来说,电源的印 制线相当于小电感,它将恶化电源噪声,使模拟和数字电路之间产生不期望的耦合。电源印 制线越长,电感越大。 采用数字旁路电容可以得到最佳的布局和布线方案。简言之,根据需要微调旁路电容的 位置,使之安装方便并分布在数字部件和混合信号器件数字部分的周围。要采用同样的“最 短和最宽的走线”方法对旁路电容出路图进行布线 当电源分支要穿过连续的平面时(如OC48接口卡上的33V电源层),则电源引脚和旁路 电容本身不必共享相同的出口图,就可以得到最低的电感和ESR旁路。在OC48接口卡这 样的混合信号PCB上,要特别注意电源分支的布线。记住,要在整个卡上以矩阵排列的形 式放置额外的旁路电容,即使在无源器件附近也要放置(见图6)。 电源出路图确定之后,就可以开始自动布线。OC48卡上的ATE测试触点要在逻辑设计 时定义。要确保ATE接触到100%的节点。为了以0.070英寸的最小ATE测试探头实现ATE 测试,必须保留引出过孔( breakout via)的位置,以保证电源层不会被过孔的反面焊盘 antipas)) 交叉所隔断 如果要釆用一个电源和接地层开口(spli)方案,应在平行于开口的邻近布线层上选择偏 移层( layer bias)。在邻近层上按该开口区域的周长定义禁止布线区,防止布线进入。如果布 线必须穿过开口区域到另一层,应确保与布线相邻的另一层为连续的接地层。这将减少反射 路径。让旁路电容跨过开口的电源层对一些数字信号的布板有好处,但不推荐在数字和模拟 电源层之间进行桥接,这是因为噪声会通过旁路电容互相耦合 若干最新的自动布线应用程序能够对高密度多层数字电路进行布线。初步布线阶段要在 SMD出口中使用0050英寸大尺寸过孔间距和考虑所使用的封装类型,后续布线阶段要容 许过孔的位置互相靠得比较近,这样所有工具都能实现最高的布通率和最低的过孔数。由于 OC48处理器总线采用一种改进的星形拓扑结构,在自动布线时其优先级最高(见图7)。 总结 OC48卡布板完成之后要进行信号完整性核査和时序仿真。仿真证明布线指导达到预期的要 求并改善了第二层总线的时序指标。最后进行设计规则检查、最终制造的复查、光罩和复查 并签发给制造者,则布板任务才正式结束高速 PCB 设计指南 - 3 - 工程师充分交流。许多芯片分销商对提供高质量的布板建议有严格的时间限制。有时，他们 提供的解决方案对于使用该器件的“一级客户”是可行的。在信号完整性(SI)设计领域，新器 件的信号完整性设计特别重要。根据分销商的基本指南并与封装中每条电源和接地引脚的特 定要求相结合，就可以开始对集成了 DSP 和微处理器的 OC48 卡布局布线。 高频模拟部分的位置和布线确定后，就可以按照框图中所示的分组方法放置其余的数字 电路。要注意仔细设计下列电路：对模拟信号灵敏度高的 CPU 中 PLL 电源滤波电路的位置； 本地 CPU 内核电压调整器；用于“数字”微处理器的参考电压电路。 数字布线的电气和制造准则规范此时才可以恰当地应用到设计之中。前述对高速数字总 线和时钟信号的信号完整性的设计，揭示出一些对处理器总线、平衡 Ts 及某些时钟信号布 线的时滞匹配的特殊布线拓扑要求。但是你或许不知道，也有人提出更新的建议，即增加若 干端接电阻。 在解决问题的过程中，布板阶段做一些调整是当然的事。但是，在开始布线之前，很重 要的一步是按照布局方案验证数字部分的时序。此时此刻，对板卡进行完整 DFM/DFT 布局 复查将有助于确保该卡满足客户的需要。 四、OC48 卡的数字布线 对于数字器件电源线和混合信号 DSP 的数字部分，数字布线要从 SMD 出路图(escape patterns)开始。要采用装配工艺允许的最短和最宽的印制线。对于高频器件来说，电源的印 制线相当于小电感，它将恶化电源噪声，使模拟和数字电路之间产生不期望的耦合。电源印 制线越长，电感越大。 采用数字旁路电容可以得到最佳的布局和布线方案。简言之，根据需要微调旁路电容的 位置，使之安装方便并分布在数字部件和混合信号器件数字部分的周围。要采用同样的“最 短和最宽的走线”方法对旁路电容出路图进行布线。 当电源分支要穿过连续的平面时(如 OC48 接口卡上的 3.3V 电源层)，则电源引脚和旁路 电容本身不必共享相同的出口图，就可以得到最低的电感和 ESR 旁路。在 OC48 接口卡这 样的混合信号 PCB 上，要特别注意电源分支的布线。记住，要在整个卡上以矩阵排列的形 式放置额外的旁路电容，即使在无源器件附近也要放置 (见图 6)。 电源出路图确定之后，就可以开始自动布线。OC48 卡上的 ATE 测试触点要在逻辑设计 时定义。要确保 ATE 接触到 100%的节点。为了以 0.070 英寸的最小 ATE 测试探头实现 ATE 测试，必须保留引出过孔(breakout via)的位置，以保证电源层不会被过孔的反面焊盘(antipads) 交叉所隔断。 如果要采用一个电源和接地层开口(split)方案，应在平行于开口的邻近布线层上选择偏 移层(layer bias)。在邻近层上按该开口区域的周长定义禁止布线区，防止布线进入。如果布 线必须穿过开口区域到另一层，应确保与布线相邻的另一层为连续的接地层。这将减少反射 路径。让旁路电容跨过开口的电源层对一些数字信号的布板有好处，但不推荐在数字和模拟 电源层之间进行桥接，这是因为噪声会通过旁路电容互相耦合。 若干最新的自动布线应用程序能够对高密度多层数字电路进行布线。初步布线阶段要在 SMD 出口中使用 0.050 英寸大尺寸过孔间距和考虑所使用的封装类型，后续布线阶段要容 许过孔的位置互相靠得比较近，这样所有工具都能实现最高的布通率和最低的过孔数。由于 OC48 处理器总线采用一种改进的星形拓扑结构，在自动布线时其优先级最高(见图 7)。 总结 OC48 卡布板完成之后要进行信号完整性核查和时序仿真。仿真证明布线指导达到预期的要 求并改善了第二层总线的时序指标。最后进行设计规则检查、最终制造的复查、光罩和复查 并签发给制造者，则布板任务才正式结束