156编的奥 下载 上图中少了一些东西,但它显示了各种组件间的8位数据通路,一个16位计数器为2个 RAM阵列提供地址。通常,数据RAM阵列输出到8位加法器上执行加法指令。8位锁存器的 输入可能是数据RAM阵列的输出也可能是加法器的输出,这需要2-1选择器来选择。通常 锁存器的输出又流回到加法器,但对“保存”指令而言,它又作为数据RAM阵列的输入 上图中缺少的是控制这些组件的信号,统称为控制信号。它们包括16位计数器的时钟(Clk) 和清零(Clr)输入,8位锁存器的Clk和CIr输入,数据RAM阵列的写入(W)输入以及2-1选择器的 选择(S)输入。其中有一些信号明显基于代码RMM阵列的输出,例如,若代码RAM阵列的输 出表示装载指令,则2-1选择器的S输入必须为0(选择数据RAM阵列的输出)。仅当操作码为保 存指令时,数据RAM阵列的W输入才为1。这些控制信号可以由逻辑门的各种组合来产生。 利用最小数量的附加硬件和新增的操作码,也能让这个电路从累加器中减去一个数。第1 步是扩充操作码表: 操作码 Load Store 加法和减法只通过操作码的最低有效位来区分。若操作码为21h,除了在数据RAM阵列 的输出数据输入到加法器之前取反并且加法器的进位输入置1外,电路所做的几乎与电路执行 加法指令所做的完全相同。在下面这个改进的有一个反相器的自动加法器里,C信号可以完 成这两项任务: x令代码 16位计数 控制面板 数据 2-1选择器 8位镁存器上图中少了一些东西，但它显示了各种组件间的 8位数据通路，一个 1 6位计数器为 2个 R A M阵列提供地址。通常，数据 RAM 阵列输出到8位加法器上执行加法指令。 8位锁存器的 输入可能是数据 R A M阵列的输出也可能是加法器的输出，这需要 2 - 1选择器来选择。通常， 锁存器的输出又流回到加法器，但对“保存”指令而言，它又作为数据 R A M阵列的输入。 上图中缺少的是控制这些组件的信号，统称为控制信号。它们包括1 6位计数器的时钟（C l k） 和清零( C l r )输入，8位锁存器的C l k和C l r输入，数据 R A M阵列的写入( W )输入以及2 - 1选择器的 选择( S )输入。其中有一些信号明显基于代码 RAM 阵列的输出，例如，若代码 RAM 阵列的输 出表示装载指令，则2 - 1选择器的S输入必须为0（选择数据R A M阵列的输出）。仅当操作码为保 存指令时，数据R A M阵列的W输入才为1。这些控制信号可以由逻辑门的各种组合来产生。 利用最小数量的附加硬件和新增的操作码，也能让这个电路从累加器中减去一个数。第 1 步是扩充操作码表： 操作码 代码 L o a d 1 0 h S t o r e 11 h A d d 2 0 h S u b t r a c t (减) 2 1 h H a l t FFh 加法和减法只通过操作码的最低有效位来区分。若操作码为 2 1 h，除了在数据 R A M阵列 的输出数据输入到加法器之前取反并且加法器的进位输入置 1外，电路所做的几乎与电路执行 加法指令所做的完全相同。在下面这个改进的有一个反相器的自动加法器里， C0信号可以完 成这两项任务： 156 编码的奥秘 下载 控制面板 16位计数 器 控制面板 代码 数据 反相器 8位加法器 2-1选择器 8位锁存器