7.4VHDL的主要描述语句 742并行(并发)描述语句 6.生成语句 在设计中,只要根据某些条件设计好某一元件或设计单位,就可以 利用生成语句复制一组完全相同的并行元件或设计单元结构。生 成语句的一般格式有下列两种。 [生成标号:]FOR循环变量N取值范围 GENERATE 类属说明; BEGIN 并行处理语句 END GENERATE[生成标号] [生成标号:]IF条件 GENERATE 类属说明; BEGIN 并行处理语句; END GENERATE[生成标号]7．4 VHDL的主要描述语句 7.4.2 并行（并发）描述语句 6．生成语句 在设计中，只要根据某些条件设计好某一元件或设计单位，就可以 利用生成语句复制一组完全相同的并行元件或设计单元结构。生 成语句的一般格式有下列两种。 [生成标号：] FOR 循环变量 IN 取值范围 GENERATE 类属说明； BEGIN 并行处理语句； END GENERATE [生成标号]； [生成标号：] IF 条件 GENERATE 类属说明； BEGIN 并行处理语句； END GENERATE [生成标号]；