6).对于PLD芯片(例 splS工2096),它仅允许在 引脚PTN上有三态门,而内部NoDE不能有三态门。 为此,对本实验的74244、74373、74374的三组 8位三态门可连成一组,接于P工N、工DB0~TDB7上, 它们的三态门的允许端由U244OE、U373OE、 U374OE控制,其中有一个为0即允许工DB的三态门, 使用一个多路开关来选择742474373、74374之 ,具体由U244OE、U3730E、U374OE决定哪一 个可输出至工DB。可如下定义:(6). 对于PLD芯片(例ispLSI2096)，它仅允许在 引脚PIN上有三态门，而内部NODE不能有三态门。 为此，对本实验的74244、74373、74374的三组 8位三态门可连成一组，接于PIN、IDB0~IDB7上， 它们的三态门的允许端由U244OE、U373OE、 U374OE控制，其中有一个为0即允许IDB的三态门， 使用一个多路开关来选择7424、74373、74374之 一，具体由U244OE、U373OE、U374OE决定哪一 个可输出至IDB。可如下定义: