第章存储器和可编程逻辑器件 从组合逻辑结构来看,ROM中的地址译码器形成了输 入变量的所有最小项,即每一条字线对应输入地址变量的 个最小项。在图9-2中,W=AA、W=AA、W2=A14,W3=A4 因此式(9-1)又可以写为 D,=+W D,=W,++W D,=W,+w D=W+,tw第9章 存储器和可编程逻辑器件 从组合逻辑结构来看，ROM中的地址译码器形成了输 入变量的所有最小项，即每一条字线对应输入地址变量的一 个最小项。在图 9-2 中， 3 1 0 0 0 2 1 1 1 1 0 0 W = A A、W = A A、W = A A ,W = A A 因此式(9-1)又可以写为： 0 0 1 3 1 1 2 2 1 2 3 3 0 2 D W W W D W W D W W W D W W = + + = + = + + = +