V D 74L3777D 00D0 5Q 图7474LS377引脚图 图7574LS377的逻辑电路 由逻辑电路可知,74LS377是由D触发器组成的,D触 发器在上升沿输入数据,即在时钟信号(CK)由低电平跳 变为高电平时,数据进入锁存器。其功能表如表7-1所示。图7.4 74LS377引脚图 图7.5 74LS377的逻辑电路 由逻辑电路可知，74LS377是由D触发器组成的，D触 发器在上升沿输入数据，即在时钟信号（CK）由低电平跳 变为高电平时，数据进入锁存器。其功能表如表7-1所示。 G 1Q 1D 3D 6D 2D 7D GND 4D 2Q 7Q 8Q 4Q CK 5Q 3Q 6Q 5D 8D VCC 74LS377 8D 1D ～ CK G 1Q ～ 8Q D Q CK G CK G D Q