2.内部结构 减1电路 加1/减1电路 定时 A2~A。「/O缓冲器K43~A0 RESET 暂时字计数器 暂时地址寄存器|A, (16位) (16位) READY CLK 和 EOP 16位总线16位总线 输出缓冲器 4,~A TOR 读缓冲器 读/写缓冲器 IoW 控制 基地址基字计数当前地址当前字计 寄存器寄存器寄存器数寄存器 MEMR (16位)(16位)(16位)(16位) MEmE 命令控制 AEN 逻辑 ADSTB 写缓冲器读缓冲器 D-D 命令寄存器 I/O缓冲器>DB~DB HRQ (8位) hLDA 优先权 内部数据1总线 DREQ 控制 屏蔽寄存器 DRE、逻辑 (4位) 读/写 DACK 作方式 暂存 DACK3 4 请求寄存器 寄存器寄存器寄存器 (4位) (6位×4)(8位)(8位2．内部结构