43常用组合逻辑电路部件 个海南大学 等断 HAINAN UNIVERSITY 优先权 最高 Inputs Outputs EI IO I1 I2 13 I4 I5 I6I7 A2 A1 AO GS EO 1× XXXXXX X 000 低电平 <XX 0 00001 0010 有效 xx011|0100 反码输出 0 xxxx 0111 0110 0xxx0‘允许编码,10001 0X×01但无有效编10101 0X011码请求 110101 00111 11101 11110 信息科学术学院 Digital Electronics Technology 20212/10Digital Electronics Technology 2021/2/10 Inputs Outputs EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO 1 x x x x x x x x 0 x x x x x x x 0 0 x x x x x x 0 1 0 x x x x x 0 1 1 0 x x x x 0 1 1 1 0 x x x 0 1 1 1 1 0 x x 0 1 1 1 1 1 0 x 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0 低电平 有效 允许编码， 但无有效编 码请求 优先权 最高 反码输出 4.3 常用组合逻辑电路部件