进入到器件选择对话框,在“ Family”下拉菜单中选择“ Cycl onel”,在“ Available Devices”列表栏中选择“EPc35F672c6”(这一步是根据你所用到的具体芯片系列及型号 来选择),点击“Net”按钮 进入到第三方EDA工具选择对话框,如附图5所示,在这个界面我们可以选择第三 方的综合工具、仿真工具和时延分析工具。由于在本例中我们的综合、仿真和时延分析都 采用 Quartus60内置的工具,所以在这个页面不作任何选择,继续点击“Net”按钮 入如附图6所示对话框。 如Q一 ted wth the aieee 厂和就燃 附图5第三方EDA工具选择对话框 when you clek Finish, te tract will bo created wih the tallow merge m EP2-35f672L6 附图6 Summary对话框 进入到“ Summary”对话框,在这个窗口列出了前面所作设置的全部信息。点击 “ Finish”钮完成工程项目建立过程,回到主窗口。2.建立原理图输入文件在 QuartusⅡ6.0 中我们可以利用 Block editor以原理图的形式进行设计输入和编辑。 ock Editor可以读取并 编辑后缀名为“bd”的原理图设计文件以及在MAX+PLUSⅡ中立的后缀名为“gdfr”的 原理图输入文件。(1)在Fle菜单中选择New项,将出现新建文件对话框。选择“ Device Design File/ Block agram/ Schematic File”项,如附图7所示进入到“Summary”对话框，在 这 个 窗 口 列 出 了前面所作设置的全部信息。点击 “Finish”钮完成工程项目建立过程，回到主窗口。 2．建立原理图输入文件 在 Quartus II 6.0 中我们可以利用 Block Editor 以原理图的形式进行设计输入和编辑。ock Editor 可以读取并 编辑后缀名为“.bdf”的原理图设计文件以及在 MAX+PLUS II 中立的后缀名为“.gdf”的 原理图输入文件。 （1）在 File 菜单中选择 New 项，将出现新建文件对话框。选择“Device Design File/Block agram/Schematic File”项，如附图 7 所示