实验三CMos集成逻辑门的逻辑功能与参数测试 、实验目的 1.掌握CMoS集成门电路的逻辑功能和器件的使用规则 2.学会CMOS集成门电路主要参数的测试方法 二、实验原理 1.CMOS集成电路是将N沟道MS晶体管和P沟道MS晶体管同时用于一个集成 电路中,成为组合二种沟道MOS管性能的更优良的集成电路,CMOS集成电路的 主要优点是: (1)功耗低,其静态工作电流在10-A数量级,是目前所有数字集成电路中最低 的,而TTL器件的功耗则大得多 (2)高输入阻抗,通常大于10g,远高于TTL器件的输入阻抗。 (3)接近理想的传输特性,输出高电平可达电源电压的99.9%以上,低电平可 达电源电压的0.1%以下,因此输出逻辑电平的摆幅很大,噪章容限很高。 (4)电源电压范围广,可在+3V~+18V范围内正常运行 (5)由于有很高的输入阻抗,要求驱动电流很小,约0.1uA,输出电流在+5V电 源下约为500uA,远小于TTL电路,如以此电流来驱动同类门电路,其扇出系数 将非常大。在一般低频率时,无需考虑扇出系数,但在高频时,后级门的输入电 容将成为主要负载,使其扇出能力下降,所以在较高频率工作时,CMOS电路的 扇出系数一般取10-20。 2.CMOS门电路逻辑功能 尽管CMS与TIL电路内部结构不同,但它们的逻辑功能完全一样。本实验 将测定与门CC4081,或门C4071,与非门CC401,或非门CC4001的逻辑功能。 3.CMS与非门的主要参数 CMoS与非门主要参数的定义及测试方法与TIL电路相仿,从略。 4.CMOS电路的使用规则 由于CMoS电路有很高的输入阻抗,这给使用者带来一定的麻烦,即外来的 干扰信号很容易在一些悬空的输入端上感应出很高的电压,以至损坏器件。1 实验三 CMOS 集成逻辑门的逻辑功能与参数测试 一、实验目的 l．掌握 CMOS 集成门电路的逻辑功能和器件的使用规则。 2．学会 CMOS 集成门电路主要参数的测试方法 二、实验原理 1．CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一个集成 电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路，CMOS 集成电路的 主要优点是： (1）功耗低，其静态工作电流在 9 10− A 数量级，是目前所有数字集成电路中最低 的，而 TTL 器件的功耗则大得多。 (2)高输入阻抗，通常大于 10 10 Ω，远高于 TTL 器件的输入阻抗。 (3)接近理想的传输特性，输出高电平可达电源电压的 99．9％以上，低电平可 达电源电压的 0．1％以下，因此输出逻辑电平的摆幅很大，噪章容限很高。 (4)电源电压范围广，可在+3V～+18V 范围内正常运行。 (5)由于有很高的输入阻抗，要求驱动电流很小，约 0．1uA，输出电流在+5V 电 源下约为 500uA，远小于 TTL 电路，如以此电流来驱动同类门电路，其扇出系数 将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电 容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS 电路的 扇出系数一般取 10—20。 2．CMOS 门电路逻辑功能 尽管 CMOS 与 TTL 电路内部结构不同，但它们的逻辑功能完全一样。本实验 将测定与门 CC408l，或门 CC4071，与非门 CC401l，或非门 CC400l 的逻辑功能。 3．CMOS 与非门的主要参数 CMOS 与非门主要参数的定义及测试方法与 TTL 电路相仿，从略。 4．CMOS 电路的使用规则 由于 CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的 干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件