61引言 救宇字逻辑电路分粪 ◆SSI、MSI ●通用型,原则上可实现任意复杂的数字系统 ◆ASlC ●全定制或半定制 ●性能佳,体 小,量产成本低 ●专用,NRE费用高,设计周期长 ●批量大,成本低 ROM PAL ●可编程,容易在线升级 ●适合样品开发和小批量生产 PL PLD ◆技术特征 ◆设计手段 ●分类ROM、 PAL/GAL、CPLD、FPGA 传统设计:采用固定功能器件,设计电路系统 ●线宽0.5um→÷.35um÷.25um→.18um÷.13um ●PLD设计:电路板级设计变成芯片级设计 90mm+65nm+4532nm(深亚微米) 定义输入输出引脚、内部夏辑功能 ●门数千门→万门→十万门→百万门→千万门 工作量和设计难度↓灵活性个 ●内压5V→3.32.5+1.8÷1.5÷1.2÷1.10.9V 体积、功耗大大降低 ●金属线4层÷5层→6层( Copper Line)→9层 ●计算机辅助设计工具(EDA >自动编译、综合、优化、适配、仿真 VHDL描述,设计复用 PLD 6.2 Simple PLD ◆工艺与分类 ◆PAL ●OTP(一次性编程) ◆GAL >Fuse or Anti-Fuse ● Re-Programmable(可重复编程) >EPROM Non-valatile不挥发性 >EPROM, Flash In-System Programmablity SRA In-Circiut Reconfigurablity 最将编程信息存在外部 EPROM或Fash中,上电 后编程倌惠自动加戴到芯片内部SRAM,才能工作2 7 6.1 引言 ‹SSI、MSI z通用型，原则上可实现任意复杂的数字系统 ‹ASIC z全定制或半定制 z性能佳，体积和功耗小，量产成本低 z专用，NRE费用高，设计周期长 ‹PLD z批量大，成本低 z可编程，容易在线升级 z适合样品开发和小批量生产 Non-Recurring Engineering 8 数字逻辑电路分类 MSI/SSI Digital Logic PAL/ GAL PLD ASIC ROM CPLD FPGA 9 PLD ‹技术特征 z分类 ROM、PAL/GAL、CPLD、FPGA z线宽 0.5umÆ.35umÆ.25umÆ.18umÆ.13um Æ90nmÆ65nmÆ45/32nm(深亚微米) z门数 千门Æ 万门Æ 十万门Æ 百万门Æ 千万门 z内压 5VÆ3.3VÆ2.5Æ1.8Æ1.5Æ1.2Æ1.1/0.9V z金属线 4层Æ 5层Æ 6层(Copper Line)Æ 9层 (Copper Line) 10 PLD ‹设计手段 z传统设计：采用固定功能器件，设计电路系统 zPLD设计：电路板级设计变成芯片级设计 ¾定义输入输出引脚、内部逻辑功能 ¾工作量和设计难度↓，灵活性↑ ¾体积、功耗大大降低 z计算机辅助设计工具(EDA) ¾Top-down & Down-top ¾自动编译、综合、优化、适配、仿真…… ¾VHDL描述，设计复用 11 PLD ‹工艺与分类 zOTP(一次性编程) ¾Fuse or Anti-Fuse ¾Reverse-Diode zRe-Programmable(可重复编程) ¾EPROM : Non-Valatile不挥发性 ¾E2PROM、Flash : In-System Programmablity ¾SRAM : In-Circiut Reconfigurablity 一般将编程信息存在外部EPROM或Flash中，上电 后编程信息自动加载到芯片内部SRAM，才能工作 12 6.2 Simple PLD ‹PAL ‹GAL