导入LEF文件 ●选择菜单: Design-> design import 在Basc目录下的相应位置导入 Design Import netlist,lib,lef以及sdc文件 Basic Advanced 各个文件的路径在前面已经给 出 /erilog Netlist Files:./netlistadder. v ee:令 Auto Assign 注意: 1)顶层模块的实例化名称采用 Max Timing Libraries: ./ib/smic35os 142_max lib Min Timing Libraries: ./ib/smic35os142-_min lib Auto Assign Common Timing Libraries./ib/smic3Sos 142_ty Jib 2)添加lef文件的时候先添加 LEF Files:[/ef/smic35_stk_4lmlef /ef/smic350s142lef smic35stk4lm.lef文件。后 Timing Constraint File:. constraint/adder.sdc 添加单元文件smic350s142.1ef 3)如果加了PAD,那么相应o文件 夹里面的库也要加入在相应位 Load... 置,做大实验时要注意! Institute of Microelectronics, Peking University 集成电路设计实习一单元实验四 Copyright◎2011-2012 数字系统设计Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 选择菜单： Design ->design import 在Basic目录下的相应位置导入 netlist，lib，lef以及sdc文件。 各个文件的路径在前面已经给 出。 注意： 1）顶层模块的实例化名称采用 Auto Assign。 2）添加lef文件的时候先添加 smic35_stk_4lm.lef文件。后 添加单元文件smic35os142.lef 3）如果加了PAD，那么相应IO文件 夹里面的io库也要加入在相应位 置，做大实验时要注意！ 导入LEF文件