第八章数字系统设计 Digital System design 组合逻辑电路和时序逻辑电路只能完成某些特定的 逻辑功能,属功能部件级。电路分析和设计是建立在真 值表、卡诺图、逻辑方程式、状态表和状态图的工具基 础上,主要依赖于设计者的的熟练技巧和经验,称“凑 试法”。 若由功能部件级组成一个功能复杂、规模较大的数 字系统时,虽然在理论上仍可以把它看成是一个大型时 序逻辑电路,仍可以采用凑试法,但实际实现上很难、 甚至无法达到完整地描述其逻辑功能。因为这种设计方 法:原始、受限制最多、效率与效果均欠佳、局限性大 要用方框图、定时图、逻辑流程图、ASM图等系统描述 工具第八章 数字系统设计 Digital System Design 组合逻辑电路和时序逻辑电路只能完成某些特定的 逻辑功能，属功能部件级。电路分析和设计是建立在真 值表、卡诺图、逻辑方程式、状态表和状态图的工具基 础上，主要依赖于设计者的的熟练技巧和经验，称“凑 试法” 。 若由功能部件级组成一个功能复杂、规模较大的数 字系统时，虽然在理论上仍可以把它看成是一个大型时 序逻辑电路，仍可以采用凑试法，但实际实现上很难、 甚至无法达到完整地描述其逻辑功能。因为这种设计方 法：原始、受限制最多、效率与效果均欠佳、局限性大。 要用方框图、定时图、逻辑流程图、ASM图等系统描述 工具