用A1表示 CC △U OC bI △U IC sI CI C2 R 1U 电路在理想 n(对称情况下 双端输出时 图71基本差动放大电路 A,=0。 uc 可抑制共模 信号IC OC uc U U A   = ➢电 路 在 理 想 对称情况下， 双端输出时， Auc =0。 ➢可 抑 制 共 模 信号。 用Auc表示。 ΔUO T1 T2 UC1 + 图7.1 基本差动放大电路 + Rs1 +VCC ΔUI1 Rs2 Rb1 Rc1 Rc2 Rb2 UC2 ΔUI2 + + _ _ _ -