第七章常用时序逻辑功能器件 7-1选择题 1.同步计数器和异步计数器比较,同步计数器的显著优点是 A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 D.20 3.下列逻辑电路中为时序逻辑电路的是 A.变量译码器B.加法器 C.数码寄存器D.数据选择器 N个触发器可以构成最大计数长度(进制数)为 的计数器。 A. N B. 2N C. N 5.N个触发器可以构成能寄存_位二进制数码的寄存器。 C.N+1 D. 2N 6.五个D触发器构成环形计数器,其计数长度为」 7.同步时序电路和异步时序电路比较,其差异在于后者 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8.一位8421BCD码计数器至少需要个触发器 D.10 9.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同 步二进制计数器,最少应使用 级触发器 A.2 D.8 10.8位移位寄存器,串行输入时经』—个脉神后,8位数码全部移入寄存器中。 A.1 D.8 7-2判断题(正确打√,错误的打×) 1.同步时序电路由组合电路和存储器两部分组成。() 2.组合电路不含有记忆功能的器件。() 3.时序电路不含有记忆功能的器件。() 4.同步时序电路具有统一的时钟CP控制。()第七章 常用时序逻辑功能器件 7-1 选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是 。 A .工作速度高 B .触发器利用率高 C .电路简单 D .不受时钟 C P 控制。 2．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A . 4 B . 5 C . 9 D . 2 0 3．下列逻辑电路中为时序逻辑电路的是 。 A .变量译码器 B .加法器 C .数码寄存器 D .数据选择器 4 . N 个触发 器可以构成最大计数长度（进制数）为 的计数器。 A . N B . 2 N C . N 2 D . 2 N 5 . N 个触发器可以构成能寄存 位二进制数码的寄存器。 A . N - 1 B . N C . N + 1 D . 2 N 6．五个 D 触发器构成环形计数器，其计数长度为 。 A . 5 B . 1 0 C . 2 5 D . 3 2 7．同步时序电路和异步时序电路比较，其差异在于后者 。 A .没有触发 器 B .没有统一的时钟脉冲控制 C .没有稳定状态 D .输出只与内部状态有关 8．一位 8421BCD 码计数器至少需要 个触发器。 A . 3 B . 4 C . 5 D . 1 0 9 .欲设计 0， 1， 2， 3， 4， 5， 6， 7 这几个数的计数器，如果设计合理，采用同 步二进制计数器，最少应使用 级触发器。 A . 2 B . 3 C . 4 D . 8 1 0． 8 位 移 位 寄 存 器 ， 串 行 输 入 时 经 个脉冲后，8 位数码全部移入寄存 器中。 A . 1 B . 2 C . 4 D . 8 A . 3 B . 4 C . 5 D . 1 0 7-2 判断题（正确打√，错误的打×） 1．同步时序电路由组合电路和存储器两部分组成。（ ） 2．组合电路不含有记忆功能的器件。（ ） 3．时序电路不含有记忆功能的器件。（ ） 4．同步时序电路具有统一的时钟 CP 控制。（ ）