图2228253计数通道结构 公 数据总线 计数器0 控制寄存器(8位) CC D-D 计数初值寄存器 GND 高8位 低8位 (CR) RD RD汁计数执行部件 (CE) 高8位低8位 CLKo VR WR GATE JO/M 高8位 低8位输出锁存器(OL)C/ CLK1 地址 译码 GATE1 数果OUT1 CLK2 GATE? 数器2:OUT2数据总线 地址 译码 RD WR IO/M VCC GND CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2 D7~D0 RD WR CS A1 A0 控制寄存器（8位） 高8位 低8位 高8位 低8位 计数器0 高8位 低8位 计数初值寄存器 （CR） 计数执行部件 （CE） 输出锁存器（OL） 计数器1 计数器2 图22.2 8253计数通道结构