Yo列的那个存储单元。从而对该寄存器进行数据的读出或写入 3.读/写控制 访问RAM时,对被选中的寄存器,究竟是读还是写,通过读/写控制线进行控制。 如果是读,则被选中单元存储的数据经数据线、输入/输出线传送给CPU:如果是写,则 CPU将数据经过输入输出线、数据线存入被选中单元。 般RAM的读/写控制线高电平为读,低电平为写:也有的RAM读/写控制线是分 开的,一根为读,另一根为写 4.输入输出 RAM通过输入/输出端与计算机的中央处理单元(CPU)交换数据,读出时它是输 出端,写入时它是输入端,即一线二用,由读/写控制线控制。输入/输出端数据线的条数, 与一个地址中所对应的寄存器位数相同,例如在1024×1位的RAM中,每个地址中只 有1个存储单元(1位寄存器),因此只有1条输入输出线:而在256×4位的RAM中, 每个地址中有4个存储单元(4位寄存器),所以有4条输入输出线。也有的RAM输入 线和输出线是分开的。RAM的输出端一般都具有集电极开路或三态输出结构 5.片选控制 由于受RAM的集成度限制,一台计算机的存储器系统往往是由许多片RAM组合而 成。CPU访问存储器时,一次只能访问RAM中的某一片(或几片),即存储器中只有一 片(或几片)RAM中的一个地址接受CPU访问,与其交换信息,而其他片RAM与CPU 不发生联系,片选就是用来实现这种控制的。通常一片RAM有一根或几根片选线,当 某一片的偏选线接入有效电平时,该片被选中,地址译码器的输出信号控制该片某个地 址的寄存器与CPU接通;当片选线接入无效电平时,则该片与CPU之间处于断开状态。 6.RAM的输入/输出控制电路 图71-2给出了一个简单的输入输出控制电路。 图7.1—2输入/输出控制电路 当选片信号CS=1时,G5、G4输出为0,三态门G、G2、G3均处于高阻状态,输3 Y0 列的那个存储单元。从而对该寄存器进行数据的读出或写入。 3. 读/写控制 访问 RAM 时，对被选中的寄存器，究竟是读还是写，通过读/写控制线进行控制。 如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给 CPU；如果是写，则 CPU 将数据经过输入/输出线、数据线存入被选中单元。 一般 RAM 的读/写控制线高电平为读，低电平为写；也有的 RAM 读/写控制线是分 开的，一根为读，另一根为写。 4. 输入/输出 RAM 通过输入/输出端与计算机的中央处理单元（CPU）交换数据，读出时它是输 出端，写入时它是输入端，即一线二用，由读/写控制线控制。输入/输出端数据线的条数， 与一个地址中所对应的寄存器位数相同，例如在 1024×1 位的 RAM 中，每个地址中只 有 1 个存储单元（1 位寄存器），因此只有 1 条输入/输出线；而在 256×4 位的 RAM 中， 每个地址中有 4 个存储单元（4 位寄存器），所以有 4 条输入/输出线。也有的 RAM 输入 线和输出线是分开的。RAM 的输出端一般都具有集电极开路或三态输出结构。 5. 片选控制 由于受 RAM 的集成度限制，一台计算机的存储器系统往往是由许多片 RAM 组合而 成。CPU 访问存储器时，一次只能访问 RAM 中的某一片（或几片），即存储器中只有一 片（或几片）RAM 中的一个地址接受 CPU 访问，与其交换信息，而其他片 RAM 与 CPU 不发生联系，片选就是用来实现这种控制的。通常一片 RAM 有一根或几根片选线，当 某一片的偏选线接入有效电平时，该片被选中，地址译码器的输出信号控制该片某个地 址的寄存器与 CPU 接通；当片选线接入无效电平时，则该片与 CPU 之间处于断开状态。 6. RAM 的输入/输出控制电路 图 7.1—2 给出了一个简单的输入/输出控制电路。 & & G G G CS R/W 3 4 5 1 D G I/O 2 D G 图 7.1—2 输入/输出控制电路 当选片信号 CS＝1 时，G5、G4 输出为 0，三态门 G1、G2、G3 均处于高阻状态，输