控制信号 (2)ADD@x间址周期 92 时钟 形式地址→MAR IR IR MDR→→MAR→地址线 PC MDRO MAR CPU MAR 1→R 地址线 MAR 数据线→MDR 数据线 MDR 内部总线 MDRo MDR→IR AC MDRo IR Y 有效地址→Ad(IR) 控制信号ALU Z(2) ADD @ X 间址周期 • MDR • 1 R • MDR 有效地址 Ad（IR） MDRO MDRO • 数据线 数据线 时钟 CU IR PC MAR MDR AC Y ALU Z … 控制信号 … 控制信号 CPU 内 部 总 MDR 线 IR MARi MARi 地址线 MAR 地址线 IRi IRi MAR MDR IR MDRO MDRO 形式地址 MAR 9.2