LEFT→BUS BUS→AR SHIFT PC→BUS PC→LA SBR G SBR→ LA SBR→LB DR→BUS BUS→DR GRS 16 Us→GRS 地址译码器 BUS→IR P|MR、MR ALU→BUS 微操作信号发生器 (指令执行逻辑) RESET 内存储器 中央处理器 图5.2标有控制门和微操作的典型主机结构 例如 ①高电平有效 ②有效期间,(PC)流向总线。 可见:①同时出现的微操作沟通了信息流 PC→BUS、BUS→AR;使(PC)经总线流向AR。 ②总线传送信息具有分时性 当PC→BUS有效时(高电平), DR→BUS和ALU→BUS应为无效(低电平) ③依时间先后出现的微操作信号,使计算机中的信息流不停地流动,从 而完成信息的加工处理。：PC→BUS ①高电平有效 PC）流向总线。 流。 总线流向 AR。 ）， （低电平） 息流不停地流动，从 ALU PSW C0 G 图 5.2 标有控制门和微操作的典型主机结构 A B SHIFT 16 16 BUS→PC 16 BUS LEFT→BUS RIGHT→BUS PC G PC→LA G 16 PC→BUS 16 16 16 16 16 SBR BUS→SBR 16 R→LA SBR→LB 16 16 G R→SBR … 16 R→LB G SBR→LA 16 16 16 BUS→GRS 微操作信号发生器 （指令执行逻辑） OP MS RS MD RD … LA LB G GRS 16 G 16 ALU→BUS 地址译码器 1→C0 READ WAIT RESET Add Sub And Com Halt 时序 BUS→IR BUS→LB G AR MB DR G BUS→AR 16 16 16 G DR→BUS BUS→DR 16 内存储器 中央处理器 控制器运算器 例如 ②有效期间，（ 可见：①同时出现的微操作沟通了信息 PC→BUS、BUS→AR；使（PC）经 ②总线传送信息具有分时性。 当 PC→BUS 有效时（高电平 DR→BUS 和 ALU→BUS 应为无效 ③依时间先后出现的微操作信号，使计算机中的信 而完成信息的加工处理