第4章组合逻辑电路 表4-1例4-1真值表 A B C F 000 001 0010 100 10 由真值表可以看出,在三个输入变量中,只要有两个或 两个以上的输入变量为1,则输出函数F为1,否则为0,它表 示了一种“少数服从多数”的逻辑关系。因此可以将该电路 概括为:三变量多数表决器。第4章 组合逻辑电路 表 4-1 例4-1真值表 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 由真值表可以看出，在三个输入变量中，只要有两个或 两个以上的输入变量为1，则输出函数F为1，否则为0，它表 示了一种“少数服从多数”的逻辑关系。因此可以将该电路 概括为：三变量多数表决器