CLK (a)电路结构 当2=0、Q'=1,即使CLK=1期间J=K=1, CLK↓后，触发器的次态迎*=1 同理，若2=1、Q'=0,输入J=K=时， CLK↓后，Q*=0 综合以上情况，可以标为Q*=Q* 0 1 0 1 * 1 0 1 1 1  = =  = = =  = =  = = = = CLK Q Q Q J K CLK Q Q Q CLK J K 后 ， 同理，若 、 ，输入 时 ， 后，触发器的次态为 当 、 ，即使 期 间 ， 综合以上情况，可以表示为Q* = Q