行为级仿真 4 作目录下的setup文件，它定义了你这个设计的setup信息。当你启动仿真工具时它依次 从你的安装目录，你的根目录，你的工作目录读入这三个setup文件。最后读的setup文 件有最高的优先权，即相同的变量定义，后面读入的setup文件定义将覆盖前面的setup 文件的定义。 如果想察看setup文件定义的变量可用命令show setup列出所有变量。 2.2.1 Setup文件的编辑 setup文件的一个简单样本： WORK LIBI LIB1 user/design/libl TIMEBASE ns ● 设计库的映射： library_logical_name design_library_name design_library_name host_directory_name library logical name:是指你在HDL源文件中库语句所写的库名，既LIBRARY, USE语句中的库名。 design_library name:是指仿真工具使用的中间库名。 host directory name:是指你的库所存放的实际目录。 如：上华的库csmc06我们放在根目录的csmchdlib子目录下。我们任取一个 有效的design library name-一libs,则设计库的映射写为： csmc06 >libs libs /home/usr/csmchdlib 有关设计库映射的详细说明请见建立设计库那一节。 ● 变量定义 variable name value 如：TIMEBASE=ns ●其他常用命令 如果你的命令需要续行请用续行符号“\” libs:/home/usr/ggh/sample_projects/example /debugger/libl 如果你要注释一个语句，请用注释符“-“ 如：-this is time base 注意：如果你想改变你的仿真精度，侧修改你的TIMEBASE变量。 2.3建立设计库 设计库用于存放设计分析后的中间文件，仿真器从设计库里取出中间文件仿真。 设计库还用于存放你的设计所引用的reference库，reference库在你的VHDL源文件 里用库语句说明(USE,LIBRARY)。 设计库有三个名字：a logical name,a library name,a physical name。 a logical name:是VHDL源文件里调用的库的名字，既library,use语句里指明的 库名。 a library name:是仿真工具使用的中间库名，它映射库的logical name到physical name。 a physical name:是你实际的主机上目录，它用于存放你的分析后的中间文件，或你 的资源库。 它们的关系如图2.3所示：行为级仿真 4 作目录下的 setup 文件，它定义了你这个设计的 setup 信息。当你启动仿真工具时它依次 从你的安装目录，你的根目录，你的工作目录读入这三个 setup 文件。最后读的 setup 文 件有最高的优先权，即相同的变量定义，后面读入的 setup 文件定义将覆盖前面的 setup 文件的定义。 如果想察看 setup 文件定义的变量可用命令 show_setup 列出所有变量。 2.2.1 Setup 文件的编辑 setup 文件的一个简单样本: WORK > LIB1 LIB1 : user/design/lib1 TIMEBASE = ns
设计库的映射： library_logical_name > design_library_name design_library_name : host_directory_name library logical name ：是指你在 VHDL 源文件中库语句所写的库名，既 LIBRARY ， USE 语句中的库名。 design_library_name ：是指仿真工具使用的中间库名。 host_directory_name ：是指你的库所存放的实际目录 。 如：上华的库 csmc06 我们放在根目录的 csmchdlib 子目录下。我们任取一个 有效的 design library name—libs ，则设计库的映射写为： csmc06 > libs libs : /home/usr/csmchdlib 有关设计库映射的详细说明请见建立设计库那一节。
变量定义 variable_name = value 如:TIMEBASE = ns
其他常用命令 如果你的命令需要续行请用续行符号 “\” 如： libs: /home/usr/ggh/sample_projects/example \ /debugger/lib1 如果你要注释一个语句,请用注释符 “- -“ 如：--this is time base 注意：如果你想改变你的仿真精度，则修改你的 TIMEBASE 变量。 2.3 建立设计库 设计库用于存放设计分析后的中间文件，仿真器从设计库里取出中间文件仿真。 设计库还用于存放你的设计所引用的 reference 库， reference 库在你的 VHDL 源文件 里用库语句说明(USE, LIBRARY)。 设计库有三个名字： a logical name, a library name, a physical name 。 a logical name ：是 VHDL 源文件里调用的库的名字，既 library ， use 语句里指明的 库名。 a library name ：是仿真工具使用的中间库名，它映射库的 logical name 到 physical name 。 a physical name ：是你实际的主机上目录，它用于存放你的分析后的中间文件，或你 的资源库。 它们的关系如图 2.3 所示：