2.1.2大小写 (1)如无特别需要,模块名和信号名一律采用小写字母 (2)为醒目起见,常数( define定义)/参数( parameter定义)采用大写字母。 2.1.3标识符 (1)标识符采用传统C语言的命名方法,即在单词之间以“”分开,如: max delay、 data size等等 (2)采用有意义的、能反映对象特征、作用和性质的单词命名标识符,以增强程序 的可读性。 (3)为避免标识符过于冗长,对较长单词的应当采用适当的缩写形式,如用buf 代替‘ buffer’,‘ena’代替‘ enable',‘adr’代替‘ address’等。 2.14参数化设计 为了源代码的可读性和可移植性起见,不要在程序中直接写特定数值,尽可能采用 ne语句或 paramater语句定义常数或参数。 5空行和空格 (1)适当地在代码的不同部分中插入空行,避免因程序拥挤不利阅读 (2)在表达式中插入空格,避免代码拥挤,包括: 赋值符号两边要有空格 双目运算符两边要有空格 单目运算符和操作数之间可没有空格, 示例如下 if(a b)then 21.6对齐和缩进 (1)不要使用连续的空格来进行语句的对齐 (2)采用制表符Tab对语句对齐和缩进,Iab键采用4个字符宽度,可在编辑器中 设置。 (3)各种嵌套语句尤其是if.lse语句,必须严格的逐层缩进对齐。 7注释 必须加入详细、清晰的注释行以增强代码的可读性和可移植性,注释内容占代码篇幅不 应少于30% 2.18参考C语言的资料 要形成良好的编程风格,有许多细节需要注意,可以参考资料[4],虽然它是针对C语 言的讨论,但由于 Verilog hdl和C语言的形式非常近似,所以里面提到的很多原则都是可 以借鉴的5 2.1.2 大小写 （1） 如无特别需要，模块名和信号名一律采用小写字母。 （2） 为醒目起见，常数（`define 定义）/参数（parameter 定义）采用大写字母。 2.1.3 标识符 （1） 标识符采用传统 C 语言的命名方法，即在单词之间以“_”分开，如：max_delay、 data_size 等等。 （2） 采用有意义的、能反映对象特征、作用和性质的单词命名标识符，以增强程序 的可读性。 （3） 为避免标识符过于冗长，对较长单词的应当采用适当的缩写形式，如用‘buff’ 代替‘buffer’，‘ena’代替‘enable’，‘addr’代替‘address’等。 2.1.4 参数化设计 为了源代码的可读性和可移植性起见，不要在程序中直接写特定数值，尽可能采用 `define 语句或 paramater 语句定义常数或参数。 2.1.5 空行和空格 （1） 适当地在代码的不同部分中插入空行，避免因程序拥挤不利阅读。 （2） 在表达式中插入空格，避免代码拥挤，包括： 赋值符号两边要有空格； 双目运算符两边要有空格； 单目运算符和操作数之间可没有空格， 示例如下： a <= b; c <= a + b; if (a == b) then ... a <= ~a & c; 2.1.6 对齐和缩进 （1） 不要使用连续的空格来进行语句的对齐。 （2） 采用制表符 Tab 对语句对齐和缩进，Tab 键采用 4 个字符宽度，可在编辑器中 设置。 （3） 各种嵌套语句尤其是 if...else 语句，必须严格的逐层缩进对齐。 2.1.7 注释 必须加入详细、清晰的注释行以增强代码的可读性和可移植性，注释内容占代码篇幅不 应少于 30%。 2.1.8 参考 C 语言的资料 要形成良好的编程风格，有许多细节需要注意，可以参考资料[4]，虽然它是针对 C 语 言的讨论，但由于 Verilog HDL 和 C 语言的形式非常近似，所以里面提到的很多原则都是可 以借鉴的