AB 内总线 DB CB 移位器 RO MAR M IO ALU RI MDR R2 IR A B R3 PC 控制 逻辑 R0~R3R0~R3 SP C D C D SP PC PSW MDRD PSW 4)M→M:M(源)→DB→MDR→AU→内打c (计算目的地址)C→ALU內内→MDR→DB→M(目的) 5)R→/0:R0→ALU→内→MDR→DB→|/04）M M：M(源) 5）R I/O：R0 ALU 内 MDR DB I/O 打入 DB MDR ALU 内 C (计算目的地址) C ALU 内 MDR DB M(目的) R0~R3 R0~R3 C D C D SP PC PSW MDR A 移位器 B ALU R2 R0 R1 M I/O CB 内总线 C R3 D MAR MDR IR PC SP PSW AB DB 控制 逻辑