P2 ALE AB D7 Q7 PO D Do Q 80C31 G OE 74LS373是有输出三态门的电平允许8D锁存器。当G 使能端)为高电平时,锁存器的数据输出端Q的状态与数 据输入端D相同(透明的)。当G端从高电平返回到低电平时 下降沿后),输入端的数据就被锁存在锁存器中,数据输 入端D的变化不再影响Q端输出。74LS373是有输出三态门的电平允许8D锁存器。当G （使能端）为高电平时，锁存器的数据输出端Q的状态与数 据输入端D相同（透明的）。当G端从高电平返回到低电平时 （下降沿后），输入端的数据就被锁存在锁存器中，数据输 入端D的变化不再影响Q端输出。 G Q D G D D D Q Q Q OE : : : G Q D G Q D 74LS373 ALE G OE 80C31 D7 : : D0 Q7 : : Q0 P2 P0 AB DB