2、P0作为地址/数据总线 CPU发出控制电平“1”,打开“与”门,又使多路开 关ⅧUⅨX把PU的地址/数据总线与T2栅极反相接通,输出地 址或数据。由图上可以看出,上下两个FT处于反相,构 成了推拉式的输出电路,其负载能力大大增强。 地址/数据∨c 读锁存器 控制 内部总线 PO,n Po口 引脚 写锁存器 CLK Q MUX 读引脚CPU发出控制电平“1”，打开“与”门，又使多路开 关MUX把CPU的地址/数据总线与T2栅极反相接通，输出地 址或数据。由图上可以看出，上下两个FET处于反相，构 成了推拉式的输出电路，其负载能力大大增强。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口 引脚 2、P0作为地址/数据总线