设一个简单数据处理器如图 A B 组合电路 X 输入信号X,控制信号C1、C2、C3和C4(分别记 为NOP、ADDA、ADDB和CLAB),两个寄存器 A、B。输出状态信号S1、§2及信号Z。8 A B 组合电路 S C X Z 设一个简单数据处理器如图 输入信号X，控制信号C1、C2、C3和C4（分别记 为NOP、ADDA、ADDB和CLAB），两个寄存器 A、B。输出状态信号S1、S2及信号Z