64存储器地址译码电路设计 送每组存储芯片地址和CPU低地址连接。 ※利用剩余所有高位地址译码后连接不同芯片 组的片选,当前只选择一组存储芯片工作。 全译码:{其优点是能保证每组存储芯片的地址不重叠 (即每个地址单元只能使用一个唯一的地址来 访问)而且每组存储芯片所占地址连续。 送每组存储芯片地址和CPU低地址连接。 部分译码:{※只利用部分高位地址(或不用)译码连接不 ※其优点是译码电路简单,但会导致地址重叠 (即每个地址单元可以用不同的地址来访问) xtwang@mail.xidian.edu.cn 历毛子种技大字 X IDA N NIYERSIT Y6.4 存储器地址译码电路设计 xtwang@mail.xidian.edu.cn