5.2时钟电平触发的触发器 1.电路结构与工作原理 CLK S R Q 0 X X 10 0 0 CLK CLK- 10 0 7 1 1R 10 0 0 G R'GA 1 0 1 1 0 (a)电路结构 b)逻辑符号 11 0 0 1 触发器在CLK=1时接 1 1 0 收输入信号 输入控制门+SR锁存器 1拉 只有触发信CLK到达，S和R才起作用 1# #在CLK回到0或S、R同时 回到0以后Q*的状态不定 特性方程：Q*=S+RQ(条件：CLK=1期间) 约束条件：SR=0 5.2 时钟电平触发的触发器 1. 电路结构与工作原理 只有触发信号 到达， 和 才起作用。 输入控制门 锁存器 CLK S R + SR #在CLK回到0或S、R同时 回到0以后Q*的状态不定 1 0 1 1 0 1 0 1 0 0 0 X X X Q 1 1 1 1 0 0 S 1 0 1 1 1 1 1 1 # 1 1 0 1 # 1 0 1 1 1 0 0 1 1 0 0 0 CLK R Q Q* 特性方程：Q* = S+R’Q 约束条件: SR = 0 （条件：CLK=1期间） 触发器在CLK=1时接 收输入信号