Memory Fences Instructions to sequentialize memory accesses 实现弱同一性或放松的存储器模型的处理器(允许针对不同地址的 loads和 stores操作乱序)需要提供存储器栅栏指令来强制对某些存储 器操作串行化 Examples of processors with relaxed memory models: Sparc V8 (TSO, PSO): Membar Sparc v9(rMo): Membar #loadload membar #load store Membar storeload membar store store PowerPC(WO): SynC, CIElo ARM: DMB (Data Memory Barrier) X86/ 64: mfence(Global Memory Barrier) 存储器栅栏是一种代价比较大的操作,仅仅在需要时,对存器架作 行化 2021/2/11 计算机体系结构 15Memory Fences Instructions to sequentialize memory accesses 15 实现弱同一性或放松的存储器模型的处理器（允许针对不同地址的 loads 和stores操作乱序）需要提供存储器栅栏指令来强制对某些存储 器操作串行化 Examples of processors with relaxed memory models: Sparc V8 (TSO,PSO): Membar Sparc V9 (RMO): Membar #LoadLoad, Membar #LoadStore Membar #StoreLoad, Membar #StoreStore PowerPC (WO): Sync, EIEIO ARM: DMB (Data Memory Barrier) X86/64: mfence (Global Memory Barrier) 存储器栅栏是一种代价比较大的操作，仅仅在需要时，对存储器操作串 行化 2021/2/11 计算机体系结构