点击下载:北京大学微电子学系:《数字集成电路设计入门——从HDL到版图》课程教学资源(PPT课件讲稿)第六章 Verilog的数据类型及逻辑系统、第七章 结构描述(structural modeling)、第八章 延时模型、第九章 编译控制的使用
正在加载图片...
net(线网) net需要被持续的驱动,驱动它的可以是门和模块。 当net驱动器的值发生变化时, Verilog自动的将新值传送到net上。在例子 中,线网out由or门驱动。当or门的输入信号置位时将传输到线网net上。 a a1 sel out b b1 Netsnet(线网) net需要被持续的驱动,驱动它的可以是门和模块。 当net驱动器的值发生变化时,Verilog自动的将新值传送到net上。在例子 中,线网out由or门驱动。当or门的输入信号置位时将传输到线网net上
<<向上翻页
向下翻页>>
点击下载:北京大学微电子学系:《数字集成电路设计入门——从HDL到版图》课程教学资源(PPT课件讲稿)第六章 Verilog的数据类型及逻辑系统、第七章 结构描述(structural modeling)、第八章 延时模型、第九章 编译控制的使用
©2008-现在 cucdc.com 高等教育资讯网 版权所有