2、维持-阻塞D触发器 余器路命得命除解象段命 电路结构: O R直接置“0”输入端。 & D直接置“1”输入端。 & D CP 010触发器直接置“0 101触发器直接置“1” RDSD=11 触发器正常工作,没有影响。 RDSD=00 不允许出现。 置0、置1输入约束条件:RD+SD=1 回回阿呵回回回回呵回阿呵回回呵回阿回回阿回阿呵回回呵4≯疇Q Q & & & & A B C D E & & F R D S D [D] 电路结构： RD 直接置“0”输入端。 SD 直接置“1”输入端。 RD D S n+1 Q 0 1 0 1 CP 1 1 1 0 0 触发器直接置“0” 1 0 1 触发器直接置“1” RD、S D =11 触发器正常工作，没有影响。 RD、S D = 00 不允许出现。 0 置0、置1输入约束条件： RD + S D =1