D0I:10.13374/j.issnl00I63.2006.09.018 第28卷第9期 北京科技大学学报 Vol.28 No.9 2006年9月 Journal of University of Science and Technology Beijing Sep·2006 利用FPGA和USB总线的视频图像的采集与 处理系统设计 周剑波巩宪锋王长松 孙宏林 北京科技大学机械工程学院，北京100083 摘要构建了以FPGA为核心芯片的高速图像采集与处理系统，图形采集频率可达13.5Mz· 在该系统中，采用了视频A/D芯片SAA7111A将电视信号转换成数字信号，并由FPGA作为控制 器将数字信号存入SRAM中，以便进行处理，提取有用数据；系统还采用了EZUSB2131Q芯片来 进行处理后的数据与PC机的传输. 关键词视频图像：信号处理：FPGA;VHDL:EZUSB:视频A/D 分类号TP391 传统的基于ISA,PCI等总线的图像采集卡 据存储模块SRAM、EZUSB接口模块和PC机应 已经应用非常广泛，但速度慢、处理功能简单，对 用程序组成.FPGA程序用VHDL语言编写，整 于特殊要求往往需要后续处理部分·因此，本文 体框图如图1所示· 构建了一种高速图像采集系统，它主要由FPGA CCD SRAM[SRAMPC机 (field programmable gate array)、视频A/D芯片 SAA7111A FPGA EZUSB SAA7111A以及USB总线构成.该系统可以根 据需要进行现场可编程，具有通用性好、成本低等 图1硬件系统结构框图 优点，在FPGA中利用硬件描述语言VHDL编 Fig.1 Hardware system structure diagram 程实现.FPGA可以在数据采集系统中取代单片 机和DSP对数据采集过程进行控制， 2 视频信号的A/D转换 PHILIP公司的视频A/D芯片SAA7111A具 SAA7111A提供了4个模拟输入通道，可以 有四路视频输入，抗混滤波、梳状滤波都被集成到 编程选择使用其中的一个或多个通道.视频信号 芯片内部，带来了极大的方便，但系统内部锁相环 输入芯片后，一路经过缓冲器从A0UT引脚输 技术的集成使得可靠性和设计复杂度都有极大的 出，这个信号作为视频监控信号，以检测是否有视 降低， 频信号输入：另外一路信号经过模/数转换后产生 CYPRESS的EZUSB2131QC芯片是针对 数字色度信号和亮度信号，分别进行亮度信号处 USB1.1协议开发的，兼容全速和低速传输，功能 理和色度信号处理，亮度信号处理的结果，一路 高度集成化，该芯片集成了一个增强型8051处 送到色度信号处理器，以进行综合处理，产生灰度 理器、一个“智能型”串行接口引擎(SIE)、一个 信号Y和UV信号，格式化后从数据线VP0[15: USB收发器、集成I2C总线控制器、片上RAM和 00]输出，其中高8位为Y、低8位为UV;另一路 FIFOO 进入同步分离器，经过PLL产生相应的行同步信 1 图像采集与处理系统设计 号HS和场同步信号VS,同时数字PLL驱动时 钟发生器模块，从而产生视频信号工作频率为27 系统由视频AD芯片、FPGA控制模块、数 M伍的LLC和13.5M伍的LLC2时钟信号). SAA7111A正常工作需要对内部32个寄存 收稿日期：2005-07-16修回日期：2005-09-07 基金项目：国家高技术研究“863计划”资助项目(N。 器正确配置，通过I2C总线由EZUSB AN2131Q 2003AA312100) 写入SAA7111A的内部寄存器. 作者简介：周剑波(1981一)，男，顾士研究生：王长松(1948一)， 男，教授，博士利用 FPGA 和 USB 总线的视频图像的采集与 处理系统设计 周剑波 巩宪锋 王长松 孙宏林 北京科技大学机械工程学院‚北京100083 摘 要 构建了以 FPGA 为核心芯片的高速图像采集与处理系统‚图形采集频率可达13∙5MHz． 在该系统中‚采用了视频 A／D 芯片 SAA7111A 将电视信号转换成数字信号‚并由 FPGA 作为控制 器将数字信号存入 SRAM 中‚以便进行处理‚提取有用数据；系统还采用了 EZUSB2131Q 芯片来 进行处理后的数据与 PC 机的传输． 关键词 视频图像；信号处理；FPGA；VHDL；EZUSB；视频 A／D 分类号 TP391 收稿日期：20050716 修回日期：20050907 基金 项 目：国 家 高 技 术 研 究 “863 计 划” 资 助 项 目 （ No． 2003AA312100） 作者简介：周剑波（1981—）‚男‚硕士研究生；王长松（1948—）‚ 男‚教授‚博士 传统的基于 ISA‚PCI 等总线的图像采集卡 已经应用非常广泛‚但速度慢、处理功能简单‚对 于特殊要求往往需要后续处理部分．因此‚本文 构建了一种高速图像采集系统．它主要由 FPGA （field programmable gate array）、视频 A／D 芯片 SAA7111A 以及 USB 总线构成．该系统可以根 据需要进行现场可编程‚具有通用性好、成本低等 优点．在 FPGA 中利用硬件描述语言 VHDL 编 程实现．FPGA 可以在数据采集系统中取代单片 机和 DSP 对数据采集过程进行控制． PHILIP 公司的视频 A／D 芯片 SAA7111A 具 有四路视频输入‚抗混滤波、梳状滤波都被集成到 芯片内部‚带来了极大的方便‚但系统内部锁相环 技术的集成使得可靠性和设计复杂度都有极大的 降低． CYPRESS 的 EZUSB2131QC 芯 片 是 针 对 USB1∙1协议开发的‚兼容全速和低速传输‚功能 高度集成化．该芯片集成了一个增强型8051处 理器、一个“智能型” 串行接口引擎（SIE）、一个 USB 收发器、集成 I2C 总线控制器、片上 RAM 和 FIFO ［1］． 1 图像采集与处理系统设计 系统由视频 A／D 芯片、FPGA 控制模块、数 据存储模块 SRAM、EZUSB 接口模块和 PC 机应 用程序组成．FPGA 程序用 VHDL 语言编写．整 体框图如图1所示． 图1 硬件系统结构框图 Fig．1 Hardware system structure diagram 2 视频信号的 A／D 转换 SAA7111A 提供了4个模拟输入通道‚可以 编程选择使用其中的一个或多个通道．视频信号 输入芯片后‚一路经过缓冲器从 AOUT 引脚输 出‚这个信号作为视频监控信号‚以检测是否有视 频信号输入；另外一路信号经过模／数转换后产生 数字色度信号和亮度信号‚分别进行亮度信号处 理和色度信号处理．亮度信号处理的结果‚一路 送到色度信号处理器‚以进行综合处理‚产生灰度 信号 Y 和 UV 信号‚格式化后从数据线 VPO［15： 00］ 输出‚其中高8位为 Y、低8位为 UV；另一路 进入同步分离器‚经过 PLL 产生相应的行同步信 号 HS 和场同步信号 VS‚同时数字 PLL 驱动时 钟发生器模块‚从而产生视频信号工作频率为27 MHz 的 LLC 和13∙5MHz 的 LLC2时钟信号［2］． SAA7111A 正常工作需要对内部32个寄存 器正确配置‚通过 I2C 总线由 EZUSB AN2131Q 写入 SAA7111A 的内部寄存器． 第28卷 第9期 2006年 9月 北 京 科 技 大 学 学 报 Journal of University of Science and Technology Beijing Vol．28No．9 Sep．2006 DOI:10．13374／j．issn1001－053x．2006．09．018