K述列 6.1.1基本设计步骤 6.设计顶层文件 h adder h adder s0 sum 10 cIn 图6-7在顶层编辑窗中设计好全加器 Name: valu 20u 3. us 4 Ous 5 Ous 6 Ous 7 Ous 8. us 9. 0u cIn In sum o cout 0 图6-81位全加器的时序仿真波形KX 康芯科技 6.1.1 基本设计步骤 6. 设计顶层文件 图6-7 在顶层编辑窗中设计好全加器 图6-8 1位全加器的时序仿真波形