外RAM的R/W计数脉冲输入端中断申请输入端串出串入 24单片机的引脚功能及时序 1.引脚功能 45min (1)电源引脚:vce、vss 20min (2JO总线:P0、P1、P2、P3 (3)时钟: XTAL1:片内振荡器反相放大器的输入端 XTAL2:片内振荡器反相器的输出端,也是内部时钟发生器的输入端 (4)控制总线: 1)ALE/PROG:地址锁存允许/编程信号线,当8051由P0口送出低8位地址 码时,8051由ALE送出一高电平信号,作为外部锁存器的触发信号在单片机(CPU 与外界交换信息的过程中,地址信息必须维持不变,而PO口不能维持低8位地址的 不变,所以应该外接锁存器,将低8位地址锁住。当8051送出低8位地址的时候, 锁存器应该处于送数状态;在低8位地址消失之前,锁存器应该处于锁存状态 当片外存储器存取数据时,ALE为低8位地址输出锁存信号:当片外存储器 不存取数据时,ALE输出固定频率的脉冲信号,频率为1/6的fosc 2)PSEN:外接程序存储器读选通信号 3) EA/VPP:访问内部程序存储器编程电压 4) RST/V:复位输入信号/后备电源输入引脚(5)I/0引脚 1)P0.0-P0.7: ①地址/数据总线,分时使用 ②作为双向I/0接口 2)P1.0-P1.7:准双向Ⅰ/⑩0接口,能驱动4个LSTL负载 3)P2.0-P2.7:高8位地址总线,亦可作为准双向I/0接口 4)P3.0P3.7 ①准双向I/0接口 ②变异功能口:相当于CPU的控制线 P0口能驱动8个 LSTTL负载,其他能驱动4个 LSTTL 2单片机工作的基本时序 (1)时序:CPU总线信号在时间上的顺序关系。CPU的控制器实质上是一个复 杂的同步时序电路,所有都是在时钟信号控制下进行的。CPU的控制信号在时间25min 上的相互关系就是CPU的时序外 RAM 的 R/W 计数脉冲输入端 中断申请输入端 串出 串入 2.4 单片机的引脚功能及时序 1．引脚功能 (1)电源引脚：VCC、VSS (2)I/O 总线：P0、P1、P2、P3 (3)时钟： XTAL1：片内振荡器反相放大器的输入端 XTAL2：片内振荡器反相器的输出端，也是内部时钟发生器的输入端。 (4)控制总线： 1）ALE/PROG：地址锁存允许/编程信号线，当 8051 由 P0 口送出低 8 位地址 码时,8051 由 ALE 送出一高电平信号,作为外部锁存器的触发信号在单片机(CPU) 与外界交换信息的过程中,地址信息必须维持不变,而 P0 口不能维持低 8 位地址的 不变,所以应该外接锁存器,将低 8 位地址锁住。当 8051 送出低 8 位地址的时候, 锁存器应该处于送数状态;在低 8 位地址消失之前,锁存器应该处于锁存状态。 当片外存储器存取数据时，ALE 为低 8 位地址输出锁存信号；当片外存储器 不存取数据时，ALE 输出固定频率的脉冲信号，频率为 1/6 的 fosc 2）PSEN：外接程序存储器读选通信号 3）EA/VPP：访问内部程序存储器/编程电压 4）RST/VPD：复位输入信号/后备电源输入引脚（5）I/0 引脚 1）P0.0-P0.7： ①地址/数据总线，分时使用 ②作为双向 I/O 接口 2)P1.0-P1.7：准双向 I/O 接口，能驱动 4 个 LSTTL 负载 3)P2.0-P2.7:高 8 位地址总线，亦可作为准双向 I/O 接口 4)P3.0-P3.7: ①准双向 I/0 接口 ②变异功能口：相当于 CPU 的控制线 P0 口能驱动 8 个 LSTTL 负载，其他能驱动 4 个 LSTTL。 2.单片机工作的基本时序 (1)时序：CPU 总线信号在时间上的顺序关系。CPU 的控制器实质上是一个复 杂的同步时序电路，所有都是在时钟信号控制下进行的。CPU 的控制信号在时间 上的相互关系就是 CPU 的时序。 45min 20min 25min