主存和CPU(Cache)的接口 USTC Data lines Data lines are are connected Memory Memory disconnected to the bus. 1 2 from the bus. 址 译 存 读 数 据 码 储 写 线 DATA 驱 矩 电 Micro- ADDRESS 片选线 动 阵 路 读/写控制线 processor CONTROL Address Processor decode logic CS0=0 Address Bus CS1=】 CS,主存和CPU（Cache）的接口 