1高位地址交叉多体存储器 高位地址交叉多体存储器的逻辑结构如图3.3所示,体内地址连续,设有η位 容量为2。若总体地址有m位,其高位地址经译码,选择某一存储体。存储 体的个数最多有2m^个,通过对m-n位的高位地址译码选择不同的存储体。 , 地址 地址译码 地址译码 地址译码 译码器 mn位n位 存储体 存储体 存储体 MI 地址字 R/W 读写寄存器 读写寄存器 读写寄存器 数据总线 图3.3高位地址交叉多体存储器的逻辑结构图 <1.高位地址交叉多体存储器 高位地址交叉多体存储器的逻辑结构如图3.3所示，体内地址连续，设有n位 ，容量为2 n。若总体地址有m位，其高位地址经译码，选择某一存储体。存储 体的个数最多有2 m-n个，通过对m-n位的高位地址译码选择不同的存储体。 图3.3 高位地址交叉多体存储器的逻辑结构图