第γ章常用集成时序逻辑器件及应用 CP为计数脉冲输入端,上升沿有效 C,为异步清0端,低电平有效,只要C=0,立即有 2DQCOBQ=0000,与CP无关。 LD为同步预置端,低电平有效,当C=1,LD=0,在CP 上升沿来到时,才能将预置输入端D、C、B、A的数据送至 输出端,即 ODOceBQ=DCBA。 T为计数器允许控制端,高电平有效,只有当 CLD=1,P7=1,在CP作用下计数器才能正常计数。当P 7中有一个为低时,各触发器的/、K端均为0,从而使计数 器处于保持状态。P、T的区别是7影响进位输出Oc,而P则 不影响O第7章 常用集成时序逻辑器件及应用 CP为计数脉冲输入端，上升沿有效。 Cr为异步清0端，低电平有效，只要Cr =0，立即有 QDQCQBQA =0000，与CP无关。 LD为同步预置端，低电平有效，当Cr =1，LD=0，在CP 上升沿来到时，才能将预置输入端D、C、B、A的数据送至 输出端，即QDQCQBQA =DCBA。 P、T为计数器允许控制端，高电平有效，只有当 Cr =LD=1， PT=1，在CP作用下计数器才能正常计数。当P、 T中有一个为低时，各触发器的J、K端均为0，从而使计数 器处于保持状态。P、T的区别是T影响进位输出OC，而P则 不影响OC