I/O端口地址分配表: A~AsA2A1译码器有效输出器件 地址 00000-11Y0=8255cs8255A 00~06H 001 00~11Y1=8253CS 8253 20~26H 01000~01Y2=8259cS 8259A 40~42H 011~111 YaY 扩展 ?0~?XH (?为6,8,A,C或E) 注:1.表中各芯片的所有端口均为偶地址。 2.所有地址均有重叠区。I/O端口地址分配表： A7～A5 A2 A1 译码器有效输出 器 件 地 址 000 001 010 00～11 00～11 00～01 011～111 Y0 = 8255 CS Y1 = 8253 CS Y2 = 8259 CS Y3～Y7 8255A 8253 8259A 扩 展 00～06H 20～26H 40～42H ？0 ～？XH (? 为6, 8, A, C 或 E ) 注：1. 表中各芯片的所有端口均为偶地址。 2. 所有地址均有重叠区