门级电路图将电路在该器件中的实现情况分解到基本门 电路(4输入以内)的连接方式,可以用于评估将该电路从 PLD设计转化为半定制设计(标准门单元设计)后的情况; amama ao2n-oomcDtmse 在技术视图中,可以查看各器件的时间特性(EDL Analyst-$ how Timing information),选择这一操作后,每 个器件上用红色数字标明该器件的信号到达时间和时间容 限;可以通过显示关健路径( Show Critical Path)选出最 长延迟路径;门级电路图将电路在该器件中的实现情况分解到基本门 电路（4 输入以内）的连接方式，可以用于评估将该电路从 PLD 设计转化为半定制设计（标准门单元设计）后的情况； 在技术视图中，可以查看各器件的时间特性（ HDL Alalyst—Show Timing Information），选择这一操作后，每 个器件上用红色数字标明该器件的信号到达时间和时间容 限；可以通过显示关键路径（Show Critical Path）选出最 长延迟路径；