也我不 第14章逻辑门电路 (2)当A、B、C同时为高电平时 理论:UB1=(3.6+07)V V2、V5导通 4.3V →V3、V4截止 实际:UB1=(3×0.7)V=2.1V 则输出为:=E(sa≤0.3V 由以上分析可知 当输入端A、BC均为高电平时,输出端为低 电平。当输入端A、Bc中只要有一个为低电平 输出端F就为高电平正好符合与非逻辑关系。 F=ABC 注意:TTL逻辑电路的输入端悬空时,输入为1的状态（2）当 A、B 、C 同时为高电平时 理论： 4.3 V B 1 (3.6 0.7) V = U = + 实际： UB 1 = (30.7) V = 2.1V V2 、 V5 导通 V3 、 V4 截止 则输出为：UF = UCE(sat) ≤ 0.3V 由以上分析可知： 当输入端A、B、C 均为高电平时，输出端Y为低 电平。当输入端A、B、C 中只要有一个为低电平， 输出端F 就为高电平,正好符合与非逻辑关系。 F = ABC 注意：TTL逻辑电路的输入端悬空时，输入为1的状态