电工电子技术第10章触发器和时序逻辑电路 主(1)时钟电平控制。在CP=1期间接收输入信号,CP=0时状 要态保持不变,与基本R触发器相比,对触发器状态的转变增加 了时间控制。 特(2)R、s之间有约束。不能允许出现R和S同时为1的情况, 点否则会使触发器处于不确定的状态。 「1「 波R 形S 图 不!置!不!置!不!置不!置不1保!不 变:11变:01变111变10变:持1变 第2页 O 返回主 要 特 点 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状 态保持不变，与基本RS触发器相比，对触发器状态的转变增加 了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况， 否则会使触发器处于不确定的状态。 CP R S Q Q 不 变 不 变 不 变 不 变 不 变 不 变 置 1 置 0 置 1 置 0 保 持 波 形 图 第2页