第四章作业 设计一半导体存储器,其中ROM区4KB 选用ROM芯片(4K×4位/片);RAM区3KB, 选用RAM芯片(2KB/片和1K×4位/片)。 地址总线A15~A0(低),双向数据总线 D7~D0(低),读/写信号线RW 、给出芯片地址分配和片选逻辑 2、画出该M逻辑框图(各芯片信号线的连接及 片选逻辑电路)。第四章作业 设计一半导体存储器，其中ROM区4KB， 选用ROM芯片（4K×4位/片）；RAM区3KB， 选用RAM芯片（2KB/片和1K×4位/片）。 地址总线A15～A0（低）,双向数据总线 D7～D0（低），读/写信号线R/W。 1、给出芯片地址分配和片选逻辑； 2、画出该M逻辑框图（各芯片信号线的连接及 片选逻辑电路）