公 图142内存储器基本结构 M位地址总线 MAR 时序 控制总线 仁地址译码器 存储单元 控制 CPU 存储体MB 一[读写哪动器了 MDR N位数据总线图14.2 内存储器基本结构 CPU 时序 与 控制 MAR 地址译码器 读/写驱动器 MDR 存储体MB 存储单元 ··· 控制总线 N位数据总线 M位地址总线