101.4 SDRAM电路模块 A[13.0 D1501 HY57V641620 A123 A224 DQO A0与A14在 A325 DQI DO2 A426 A3 DO3 24578 DI D2 D3 EMIF中异 A529 D4 A630A4 10D5 或输出,A0 A731 DQ5 A6 13D7 不用,则该引3A DO Do9 脚就是A14NA330A 45D10 DOI0 3.3V DOIl A021 48D12 BAI SDAIOn DO12 22 SDAIO AlO/AP 50D13 DQ13 51D14 DO14 15 R38 BEOn BEOT DQI5 53D15 SDWEn 16 LDQM SDWEn WE SDC ASn BEIn 10K SDCASn 17 39 CAS UDOM BEn SDRASn 18 AS 38 CLKMEM SDRASn> CLK CEOn 19 37 CKE CLKMEM CEOn CKE 46 3.3V 52 VDD 6 14 VDD 12 27 VDD 参考图9-19C55x VDO 41 ⅤSS VDDQ 934 与6M位(4MX16 ⅤSS VDO 36 43 NC VDDQ SDRAM的连接图 NC10.1.4 SDRAM电路模块 VDD 1 DQ0 2 DQ1 4 DQ2 5 VDDQ 3 VSSQ 6 DQ3 7 DQ4 8 VDDQ 9 DQ5 1 0 DQ6 1 1 VSSQ 1 2 DQ7 1 3 VDD 1 4 LDQM 1 5 W E 1 6 CAS 1 7 RAS 1 8 C S 1 9 BA0 2 0 BA1 2 1 A1 0/AP 2 2 A 0 2 3 A 1 2 4 A 2 2 5 A 3 2 6 VDD 2 7 VSS 2 8 A 4 2 9 A 5 3 0 A 6 3 1 A 7 3 2 A 8 3 3 A 9 3 4 A1 1 3 5 N C 3 6 CKE 3 7 CLK 3 8 UDQM 3 9 N C 4 0 VSS 4 1 DQ8 4 2 VDDQ 4 3 DQ9 4 4 DQ1 0 4 5 VSSQ 4 6 DQ1 1 4 7 DQ1 2 4 8 VDDQ 4 9 DQ1 3 5 0 DQ1 4 5 1 VSSQ 5 2 DQ1 5 5 3 VSS 5 4 U 3 HY57V641620 A[1 3 ..0 ] A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A1 0 SDA10 n A1 2 A1 3 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 D 8 D 9 D1 0 D1 1 D1 2 D1 3 D1 4 D1 5 D[1 5 ..0 ] 3 .3 V BE0n SDWEn SDCASn SDRASn CE0n BE1n CLKMEM CKE R38 10K 3 .3 V A[1 3 ..0 ] D[1 5 ..0 ] SDA10 n BE0n SDWEn SDCASn SDRASn CE0n BE1n CLKMEM 9 参考图9-19 C55x 与64M位(4M×16) SDRAM的连接图 A0与A14在 EMIF中异 或输出, A0 不用,则该引 脚就是A14