*原因:如果此时该端口的负载怡是一个晶体管基极,且原端 口输出值为1,那么导通了的叫N结会把端口引脚高电平拉低;若 此时直接读端口引脚信号,将会把原输出的“1“电平误读为“0 电平。现采用读输出锁存器代替读引脚,图中,上面的三态缓 冲器就为读锁存器Q端信号而设,读输出锁存器可避免上述可能 发生的错误。* 地址/数据Vc 读锁存器 控制 P0口 内部总线 PO.n 引脚 写锁存器 CLK Q MUX 读引脚**原因：如果此时该端口的负载恰是一个晶体管基极，且原端 口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若 此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0” 电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓 冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能 发生的错误。** D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口 引脚