2-2.51架构(1 Architecture) XTAL2 XTAL1 VCC 时钟 定时/计数器 电路 ROM RAM n×16bit CPU 总线控制 串行通信接口 并行通信接口 中断系统 全双工1个 4×8bit RST EA ALE PSEN TXD RXD PO Pl P2 P3 SiChuan Engineering Technical College-1959 Copyright c Http: // mcu.scete. netSiChuan Engineering Technical College-1959 6 Copyright © Http:// mcu.scetc.net 2-2. 51架构(51 Architecture) 时钟电路 总线控制 CPU ROM/EPROM/FLASH 4K 字节 RAM 128字节 SFR 21个 定时/计数器 2个 中断系统 5中断源、2优先级 串行口 全双工 2个 并行口 4个 RST EA ALE PSEN XTAL2 XTAL1 P0 P1 P2 P3 VCC VSS 串行通信接口 全双工 1个 ROM TXD RXD 中断系统 并行通信接口 4×8bit 定时/计数器 n×16bit RAM 时 钟 电 路 CPU 总线控制