Nane Value s... 15011001501200125013003501400145015006501600650 CLK 0 mnnnnnnnnnnnn Resetn 1 《=1 doRead 1 =1 Ddowiite 0 <=0 于DwriteAddr 0006F 《 00000 000e ⊕oread,dd 0006F 00000 0000F X0006F writeData 007F 07 田readData TI 0000 2222 0000 22z2 0000 2222 canRead 1 canWrite CELeftn 0 OELeftn 0 WELeftn 1 王o SRAMLeftAddr 0006f 0000 ⊕SRAMLeftData 000D X2222 2222 X2222 0000 (图2.8) ◆2.6saa7113程序 这个程序是项目Videoln的最顶层(Top-Level)的程序，其控 制着视频信号输入到saa7113芯片后解码后送入FPGA全过程。 FPGA通过使用VPO总线来将数据编码读入。而FPGA从时间控制 代码中获取读数据的时间和些数据的时间。 以下是saa7113 Video Decoder与FPGA的连接图（图2.9）： vpo luma S-Video rts0 s11 a112 Connector Virtex SAA7113 chrema (J8 FPGA Video d Decoder RCA妇ck sda cvbe (J9 (图2.9) 解码器与FPGA的管脚连接如下图（图2.10）： SAA7113 Virtex Pin FPGA Pin LLC 92 RTSO 111 RTS1 110 RTCO 113 VPOO 116 VPO1 117 VPO2 118 VPO3 125 VPO 128 VPOS 127 VPOS 128 VPO7 130 SCL 114 SDA 115 (图2.10) 课题名称：数字视频编码器子模块的设计与优化 -10- PDF created with FinePrint pdfFactory trial version http://www.fineprint.com课题名称：数字视频编码器子模块的设计与优化 - 10 - (图 2 . 8 ) ¿2.6 saa7113程 序 这 个 程 序 是 项 目 VideoIn的 最 顶 层 (Top-Level)的 程 序 ， 其 控 制 着 视 频 信 号 输 入 到 saa7113芯 片 后 解 码 后 送 入 FPGA全 过 程 。 FPGA通 过 使 用 VPO总 线 来 将 数 据 编 码 读 入 。而 FPGA从 时 间 控 制 代 码 中 获 取 读 数 据 的 时 间 和 些 数 据 的 时 间 。 以 下 是 saa7113 Video Decoder与 FPGA的 连 接 图 (图 2 . 9 )： (图 2 . 9 ) 解 码 器 与 FPGA的 管 脚 连 接 如 下 图 (图 2 .10 )： (图 2 .10 ) PDF created with FinePrint pdfFactory trial version http://www.fineprint.com