2并行比较型AD转换器 图14-12所示为3位二进制输出的并行比较 型AD转换器的逻辑图。这是一个直接AD转换器 它由电压比较器、缓冲寄存器和编码器(代码转 换器)几部分组成。图中,以为电压比较器的基 准电源电压,输入的模拟电压幅值范围为0~C 张 孝2.并行比较型A/D转换器 图14-12所示为3位二进制输出的并行比较 型A/D转换器的逻辑图。这是一个直接A/D转换器， 它由电压比较器、缓冲寄存器和编码器（代码转 换器）几部分组成。图中，UR为电压比较器的基 准电源电压，输入的模拟电压幅值范围为0~UR